上拉电阻和下拉电阻的用处和区别是什么？

今天宠物迷的小编给各位宠物饲养爱好者分享拉电阻作用的宠物知识，其中也会对上拉电阻和下拉电阻的用处和区别是什么?(上拉电阻与下拉电阻的作用和区别)进行专业的解释，如果能碰巧解决你现在面临的宠物相关问题，别忘了关注本站哦，现在我们开始吧！

上拉电阻和下拉电阻的用处和区别是什么?

一、上拉电阻的作用： 在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力；提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。 二、下拉电阻的作用： 提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。 同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。 三、区别： 1、含义不同； 上拉电阻：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平； 下拉电阻：将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平； 2、作用不同： 上拉是对器件注入电流；灌电流；当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平； 下拉电阻：下拉是从器件输出电流；拉电流；当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平； 原理 在上拉电阻所连接的导线上，如果外部组件未启用，上拉电阻则“微弱地”将输入电压信号“拉高”。当外部组件未连接时，对输入端来说，外部“看上去”就是高阻抗的。这时，通过上拉电阻可以将输入端口处的电压拉高到高电平。如果外部组件启用，它将取消上拉电阻所设置的高电平。通过这样，上拉电阻可以使引脚即使在未连接外部组件的时候也能保持确定的逻辑电平。 以上内容参考：百度百科-上拉电阻

什么是上拉电阻和下拉电阻，都有什么用？

一、上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。 上拉电阻的作用： 1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须使用上拉电阻，以提高输出的高电平值。 3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。 6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。 二、下拉电阻是直接接到地上，接二极管的时候电阻末端是低电平。 下拉电阻的作用： 1、提高电压准位： a、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 b、OC门电路必须加上拉电阻，以提高输出的高电平值。 2、加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 3、N/Apin防静电、防干扰：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。 同时管脚悬空就比较容易接受外界的电磁干扰。 4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 5、预设空间状态/缺省电位：在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位。 当你不用这些引脚的时候， 这些输入端下拉接 0 或上拉接 1。在I2C总线等总线上，空闲时的状态是由上下拉电阻获得 6、提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。 同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。 扩展资料： 上拉电阻的缺点： 当电流流经时其将消耗额外的能量，并且可能会引起输出电平的延迟。某些逻辑芯片对于经过上拉电阻引入的电源供应瞬间状态较为敏感，这样就迫使为上拉电阻配置**的、带有滤波的电压源。 下拉电阻原则和上拉电阻是一样的，下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1、驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计时应注意两者之间的均衡。 2、下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3、高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4、 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。 OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。 参考资料来源：百度百科——上拉电阻 参考资料来源：百度百科——下拉电阻

什么是上拉电阻和下拉电阻？各有什么作用？

上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！
上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
上下拉电阻：
1、当ttl电路驱动coms电路时，如果ttl电路输出的高电平低于coms电路的最低高电平（一般为3.5v），
这时就需要在ttl的输出端接上拉电阻，以提高输出高电平的值。上拉电阻2、oc门电路必须加上拉电阻，以提高输出的高电平值。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在cmos芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，
提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻：
就是从电源高电平引出的电阻接到输出
1，如果电平用oc(集电极开路，ttl)或od(漏极开路，cmos)输出，那么不用上拉电阻是不能工作的，
这个很容易理解，管子没有电源就不能输出高电平了。
2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量，
把电平“拉高”。（就是并一个电阻在ic内部的上拉电阻上，
让它的压降小一点）。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。

什么是上拉电阻和下拉电阻，都有什么用？

一、上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。 上拉电阻的作用： 1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须使用上拉电阻，以提高输出的高电平值。 3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。 6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。 二、下拉电阻是直接接到地上，接二极管的时候电阻末端是低电平。 下拉电阻的作用： 1、提高电压准位： a、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 b、OC门电路必须加上拉电阻，以提高输出的高电平值。 2、加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 3、N/Apin防静电、防干扰：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。 同时管脚悬空就比较容易接受外界的电磁干扰。 4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 5、预设空间状态/缺省电位：在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位。 当你不用这些引脚的时候， 这些输入端下拉接 0 或上拉接 1。在I2C总线等总线上，空闲时的状态是由上下拉电阻获得 6、提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。 同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。 扩展资料： 上拉电阻的缺点： 当电流流经时其将消耗额外的能量，并且可能会引起输出电平的延迟。某些逻辑芯片对于经过上拉电阻引入的电源供应瞬间状态较为敏感，这样就迫使为上拉电阻配置**的、带有滤波的电压源。 下拉电阻原则和上拉电阻是一样的，下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1、驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计时应注意两者之间的均衡。 2、下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3、高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4、 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。 OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。 参考资料来源：百度百科——上拉电阻 参考资料来源：百度百科——下拉电阻

上拉电阻和下拉电阻在电路中有什么作用

一 作用： 上拉电阻作用：在常态下让该电路保持高电平状态 下拉电阻作用：在常态下让该电路保持低电平状态 二 定义： 电路（不是用电器）通过某一阻值电阻接到电源上，称“上拉”，此电阻称“上拉电阻”。 同样，电路（不是用电器）通过某一阻值电阻接到地上，称“下拉”，此电阻称“下拉电阻”。 若是用电器通过某一阻值电阻接到电源上，则此电阻是“限流电阻”。 三 目的： 在有IC的电路中，IC引脚的高、低电平输入或输出会让电路的控制做出不同的反应。 为保证IC的功能，在没有专门的输入指令时，为了防止误动作，线路的电平应保持在高电平或是低电平状态，直到有指令输入到此线路才会改变状态。 四 实现方法： 1 以下JTMS信号要求常态为“高电平”，否则会改写MCU程序。 若不处理，在此信号空悬时其状态无法确定，或许因外部信号干扰而不确定地改变。为防止此现象，此线路上接个上拉电阻“R14”到电源上。 2 以下信号“EN_SW”常态要求为低电平信号，否则电路会重启。 为稳定此信号，将之用下拉电阻“R23”接地，确保不会受信号干扰。 由以上二个电路可以看出，使用上拉、下拉电阻均是为防止串扰信号影响某些电路，防止因状态改变而干扰正常工作。 另外，一些芯片的没有使用的管脚或“NC”管脚，为保证芯片工作不受干扰，也可能使用“上拉电阻”或“下拉电阻”使其固定在某一状态。 五 阻值选择： 上拉或下拉电阻，一般仅确保在“常态”下保持此状态，需要时可以因信号输入而改变，这样其阻值不是随意的。 为保证不受干扰信号影响，其电流值应不能过小； 为确保信号输入可以改变其状态，其电流又不能太大。 一般芯片的驱动能力仅为mA级，上、下拉电流应该在其1/10左右，常规来说就是在0.2-0.5mA比较合适。 这样，上拉电阻阻值=V/0.3mA(上图中取0.3mA），上图Vcc=3.3V时，上拉电阻采用10k的，电流为0.33mA。 下拉电阻的V取信号的电平值（一般为3.3V或5V），上图信号电平也是3.3V，下拉电阻取值为10k。 若Vcc=5V时，上拉电阻15k-20k比较适合 Vcc-12V时，上拉电阻33k-62k比较适合

什么是上拉电阻，什么是下拉电阻？它们的作用是什么

上拉电阻一般是一端接电源， 下拉电阻一般是指一端接芯片管脚一端接地的电阻 如下图的两个Bias Resaitor 电阻就是上拉电阻和下拉电阻。图中，上部的一个Bias Resaitor 电阻因为是接地，因而叫做下拉电阻，意思是将电路节点A的电平向低方向（地）拉；同样，图中，下部的一个Bias Resaitor 电阻因为是电源（正），因而叫做上拉电阻，意思是将电路节点A的电平向高方向（电源正）拉。当然，许多电路中上拉下拉电阻中间的那个12k电阻是没有的或者看不到的。我找来这个图是RS－485/RS－422总线上的，可以一下子认识上拉下拉的意思。但许多电路只有一个上拉或下拉电阻，而且实际中，还是上拉电阻的为多。 上拉下拉电阻的主要作用是在电路驱动器关闭时给线路（节点）以一个固定的电平。 1 在RS－485总线中，它们的主要作用就是在线路所有驱动器都释放总线时让所有节点的A－B端电压在200mV或200mV以上（不考虑极性）。不然，如果***输入端A和B间的电平低于±200mV（绝对值小于200mV)，***输出的逻辑电平将被当作所传输数据的末位而被接收起来，这样显然是极容易产生通讯错误的。 2 最容易见到的上拉电阻应当是NE555电路7脚作为输出用的时候。实际上，它和一个三极管的C极或MOS管的D极有一个电阻接到电源＋上是一样道理的。它的作用就是：当管子（晶体管或MOS管）输入关断电平时，C极或D极有一个高电平（空载时约等于电源电压）；当管子（晶体管或MOS管）输入导通电平时，C极或D极将与电源地（－）接通，因而有一个低电平。理想的应为0V，但因为管子有导通电阻，因而有一定的电压，不同的管子可能不一样，相同的管子也可能因参数差异而小有差别，即便是真正的金属接触的电源开关，也是有接触电阻/导通压降（虽然不同电流下压降不同）的；仅仅就导通而言，对于不同系列的集成电路来说，因为应用对象不同，导通后的输出电压有不同的规定，典型是TTL电平和CMOS电平的不同。这方面超过了本问题的内容，将日志里另外处理。 （转）

什么是上拉电阻和下拉电阻，都有什么用？

一、上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。 上拉电阻的作用： 1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须使用上拉电阻，以提高输出的高电平值。 3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。 6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。 二、下拉电阻是直接接到地上，接二极管的时候电阻末端是低电平。 下拉电阻的作用： 1、提高电压准位： a、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 b、OC门电路必须加上拉电阻，以提高输出的高电平值。 2、加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 3、N/Apin防静电、防干扰：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。 同时管脚悬空就比较容易接受外界的电磁干扰。 4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 5、预设空间状态/缺省电位：在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位。 当你不用这些引脚的时候， 这些输入端下拉接 0 或上拉接 1。在I2C总线等总线上，空闲时的状态是由上下拉电阻获得 6、提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。 同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。 扩展资料： 上拉电阻的缺点： 当电流流经时其将消耗额外的能量，并且可能会引起输出电平的延迟。某些逻辑芯片对于经过上拉电阻引入的电源供应瞬间状态较为敏感，这样就迫使为上拉电阻配置**的、带有滤波的电压源。 下拉电阻原则和上拉电阻是一样的，下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1、驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计时应注意两者之间的均衡。 2、下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。 3、高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。 4、 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。 OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。 参考资料来源：百度百科——上拉电阻 参考资料来源：百度百科——下拉电阻

什么是上拉电阻，什么是下拉电阻？它们的作用是什么

上拉电阻一般是一端接电源， 下拉电阻一般是指一端接芯片管脚一端接地的电阻 如下图的两个Bias Resaitor 电阻就是上拉电阻和下拉电阻。图中，上部的一个Bias Resaitor 电阻因为是接地，因而叫做下拉电阻，意思是将电路节点A的电平向低方向（地）拉；同样，图中，下部的一个Bias Resaitor 电阻因为是电源（正），因而叫做上拉电阻，意思是将电路节点A的电平向高方向（电源正）拉。当然，许多电路中上拉下拉电阻中间的那个12k电阻是没有的或者看不到的。我找来这个图是RS－485/RS－422总线上的，可以一下子认识上拉下拉的意思。但许多电路只有一个上拉或下拉电阻，而且实际中，还是上拉电阻的为多。 上拉下拉电阻的主要作用是在电路驱动器关闭时给线路（节点）以一个固定的电平。 1 在RS－485总线中，它们的主要作用就是在线路所有驱动器都释放总线时让所有节点的A－B端电压在200mV或200mV以上（不考虑极性）。不然，如果***输入端A和B间的电平低于±200mV（绝对值小于200mV)，***输出的逻辑电平将被当作所传输数据的末位而被接收起来，这样显然是极容易产生通讯错误的。 2 最容易见到的上拉电阻应当是NE555电路7脚作为输出用的时候。实际上，它和一个三极管的C极或MOS管的D极有一个电阻接到电源＋上是一样道理的。它的作用就是：当管子（晶体管或MOS管）输入关断电平时，C极或D极有一个高电平（空载时约等于电源电压）；当管子（晶体管或MOS管）输入导通电平时，C极或D极将与电源地（－）接通，因而有一个低电平。理想的应为0V，但因为管子有导通电阻，因而有一定的电压，不同的管子可能不一样，相同的管子也可能因参数差异而小有差别，即便是真正的金属接触的电源开关，也是有接触电阻/导通压降（虽然不同电流下压降不同）的；仅仅就导通而言，对于不同系列的集成电路来说，因为应用对象不同，导通后的输出电压有不同的规定，典型是TTL电平和CMOS电平的不同。这方面超过了本问题的内容，将日志里另外处理。 （转）